ic集成电路

集成电路定义为:^[1]

一种电路，其中所有或部分电路元件不可分离地关联并电气互连，因此就结构和商业目的而言，它被认为是不可分割的。

符合该定义的电路可以使用许多不同的技术来构建，包括薄膜晶体管、厚膜技术或混合集成电路。不过，一般情况下集成电路指的是单片集成电路。^[2][3]

集成电路的早期发展可以追溯到1949年，当时德国工程师沃纳·雅可比^[4]（西门子)^[5]申请了集成电路状半导体放大器的专利^[6]示出了公共衬底上的五个晶体管组成的三级放大器。雅可比披露了小巧便宜的助听器作为他专利的典型工业应用。他的专利尚未被报道而立即用于商业用途。

集成电路的概念是由杰弗里·杜默(1909-2002)提出的，一名工作于英国国防部皇家雷达机构的雷达科学家。杜默在公元1952年5月7日华盛顿质量电子元件进展研讨会上向公众提出了这个想法。^[7]他公开举办了许多研讨会来宣传他的想法，并在1956年试图建造这样一个电路，但没有成功。

关于集成电路的想法的前身是制造小陶瓷正方形(晶片)，每个正方形包含一个小型化的组件。然后，组件可以集成并连线到二维或三维紧凑网格中。这个想法在1957年似乎很有希望，是由杰克·基尔比向美国陆军提出的，并导致了短命的小模块计划(类似于1951年的Tinkertoy项目)。^[8][9][10]然而，随着项目势头越来越猛，基尔比提出了一个新的革命性设计: 集成电路。

1958年7月，德州仪器新雇佣的基尔比记录了他关于集成电路的最初想法，并于1958年9月12日成功演示了第一个可工作的集成示例。^[11]1959年2月6日，在他的专利申请中，^[12]Kilby将他的新设备描述为“一种半导体材料……其中所有电子电路的组件都是完全集成的。”^[13]这项新发明的第一个客户是美国空军。^[14]

基尔比赢得了2000年的冠物理诺贝尔奖，为了表彰他在集成电路发明中的贡献。^[15]2009年，他的工作被命名为 IEEE里程碑。^[16]

基尔比之后半年，仙童半导体公司的罗伯特·诺伊斯开发了一种新的集成电路，比基尔比的更实用。诺伊斯的设计由硅制成，而基尔比的芯片由锗制成。诺伊斯将以下原理归功于斯普拉格电气的库尔特·利霍韦克p–n 绝缘结，这也是集成电路背后的关键概念。^[17]这种绝缘允许每个晶体管独立工作，尽管它们是同一片硅的一部分。

仙童半导体公司也是第一个拥有自对齐栅极的硅栅集成电路技术的公司，这是所有现代CMOS集成电路的基础。这项技术是由意大利物理学家Federico Faggin在1968年发明的。1970年，他加入了英特尔，发明了第一个单芯片中央处理单元(CPU)微处理器——英特尔 4004，他因此在2010年得到了国家技术和创新奖章。4004是由Busicom的嶋正利和英特尔的泰德·霍夫设计的，但正是Faggin在1970年改进的设计使其成为现实。^[18]

集成电路技术的进步，主要是更小的特征和更大的芯片，使得集成电路中晶体管的数量每两年翻一番，这种趋势被称为摩尔定律。这种增加的容量已被用于降低成本和增加功能。一般来说，随着特征尺寸的缩小，集成电路操作的几乎每个方面都得到改善。每个晶体管的成本和每个晶体管的开关功耗下降，而存储容量和速度上升，这是通过丹纳德标度定义的关系实现的。^[19]因为速度、容量和功耗的提高对最终用户来说是显而易见的，所以制造商之间在使用更精细的几何结构方面存在激烈的竞争。多年来，晶体管尺寸已经从20世纪70年代早期的10微米减小到2017年的10纳米^[20]每单位面积的晶体管数量相应地增加了百万倍。截至2016年，典型的芯片面积从几平方毫米到大约600平方毫米，高达2500万晶体管每平方毫米。

国际半导体技术发展蓝图 (ITRS)多年来预测了特征尺寸的预期缩小和相关领域所需的进展。最终的ITRS于2016年发布，现已被《设备和系统国际路线图》取代。^[21]

最初，集成电路严格地说是电子设备。集成电路的成功导致了其他技术的集成，试图获得同样的小尺寸和低成本优势。这些技术包括机械设备、光学和传感器。

• 电荷耦合器件和与其密切相关的有源像素传感器是对光敏感的芯片。在科学、医学和消费者应用中，它们已经在很大程度上取代了照相胶片。现在每年为手机、平板电脑和数码相机等应用生产数十亿台这样的设备。集成电路的这个子领域获得了2009年诺贝尔奖。
• 由电力驱动的非常小的机械设备可以集成到芯片上，这种技术被称为微电子机械系统。这些设备是在20世纪80年代后期开发的^[22]并且用于各种商业和军事应用。例子包括DLP投影仪，喷码机，和被用于汽车的安全气袋上的加速计和微机电陀螺仪.
• 自21世纪初以来，将光学功能(光学计算)集成到硅芯片中一直在学术研究和工业上积极进行，使得将光学器件(调制器、检测器、路由)与CMOS电子器件相结合的硅基集成光学收发器成功商业化。^[23] 集成光学电路也在开发中，使用了新兴的物理领域，即光子学。
• 集成电路也正在为在医疗植入物或其他生物电子设备中的传感器的应用而开发。^[24]在这种生物环境中必须应用特殊的密封技术，以避免暴露的半导体材料的腐蚀或生物降解。^[25]

截至2018年，绝大多数晶体管都是使用平坦的二维平面工艺，在硅芯片一侧的单层中制造的。研究人员已经生产了几种有希望的替代品的原型，例如:

• 堆叠几层晶体管以制造三维集成电路(3DC)的各种方法，例如硅通孔，“单片3D”，^[26]堆叠引线接合，^[27]和其他方法。
• 由其他材料制成的晶体管:石墨烯晶体管s .辉钼矿晶体管,碳纳米管场效应晶体管,氮化镓晶体管，类似晶体管纳米线电子器件,有机晶体管等等。
• 在小硅球的整个表面上制造晶体管。^[28][29]
• 对衬底的修改，通常是为了制造用于柔性显示器或其它柔性电子学的柔性晶体管，可能向卷轴式计算机的方向发展。

随着制造越来越小的晶体管变得越来越困难，公司正在使用多晶片模组、三维晶片、 3D与非门、封装在封装上和硅穿孔来提高性能和减小尺寸，而不必减小晶体管的尺寸。^{[30] [31][32]}

设计和开发复杂集成电路的成本相当高，通常高达数千万美元。^[33]因此，生产高产量的集成电路产品只有经济意义，因此非经常性工程 (NRE)成本通常分散在数百万个生产单元中。

现代半导体芯片有数十亿个组件，过于复杂，无法手工设计。帮助设计师的软件工具至关重要。电子设计自动化(电子设计自动化)，也称为电子计算机辅助设计(适应型)，^[34]是一类用于设计包括集成电路在内的电子系统的软件工具。这些工具在工程师用来设计和分析整个半导体芯片的设计流程中协同工作。

集成电路可以分为模拟，^[35] 数字^[36]和混合信号，^[37]由同一集成电路上的模拟和数字信号组成。

数字集成电路可以在几平方毫米上包含一个^[38]到几十亿^[39]个逻辑门、触发器、多路复用器和其他电路。与板级集成相比，这些电路的小尺寸允许高速、低功耗，并降低了制造成本。这些数字集成电路，通常是微处理器、 DSP 和微控制器，使用布尔代数来处理“1”和“0”信号。

最先进的集成电路有微处理器或“内核”，它可以控制任何电子产品，从个人计算机和蜂窝电话到数字微波炉。数字存储芯片和专用集成电路(ASICs)是对现代信息社会很重要的另外一些集成电路家族的例子。

在20世纪80年代，可编程逻辑设备被开发出来。这些器件包含的电路的逻辑功能和连接性可以由用户编程，而不是由集成电路制造商固定。这允许单个芯片被编程以实现不同的大规模集成电路类型的功能，例如逻辑门，加法器寄存器。可编程性至少有四种形式——可以仅编程一次，可以使用紫外线擦除然后重新编程的设备，可以使用闪寸(重新)编程的设备，和可编程门阵列 (FPGAs)，可随时编程，包括在运行期间。目前的FPGA(截至2016年)可以实现相当于数百万个门的功能，运行频率最高可达1GHz。^[39]

模拟集成电路，如传感器、电源管理电路和运算放大器，通过处理连续信号来工作。它们执行模拟功能，如放大、有源滤波器、解调和混频。模拟集成电路提供专业设计的模拟电路，而不是从头开始设计和构建困难的模拟电路，从而减轻电路设计者的负担。

集成电路也可以将模拟和数字电路结合在单个芯片上来创建功能，如模数转换器和数模转换器。在20世纪90年代末之前，无线电不能用与微处理器相同的低成本CMOS工艺制造。但是自1998年以来，已经使用CMOS工艺开发了大量无线电芯片。例如英特尔的 DECT 无绳电话，或由Atheros 和其他公司开发的802.11 ( 无线网络)芯片。^[40]

现代电子元件分销商通常会对现有的各种集成电路进一步细分:

• 数字集成电路进一步细分为逻辑集成电路、存储器芯片、接口集成电路(电平转换器、串行器/解串行器)等。)、 电源管理IC 和可编程器件。
• 模拟集成电路进一步细分为线性集成电路和无线电频率集成电路。
• 混合讯号积体电路进一步细分为数据采集集成电路(包括单仪器模数转换转换器、数模转换器、数字电位计和时钟/定时集成电路)。

6.1 制造

化学元素的周期表中的半导体被认为是最有可能形成固态真空管的材料。从氧化铜到锗，再到硅，这些材料在20世纪40年代和50年代得到了系统的研究。今天，单晶硅是集成电路的主要衬底，尽管元素周期表中的一些III-V化合物如砷化镓用于特殊应用，如发光二极管、激光器、太阳能电池和高速集成电路。人们用了几十年的时间来完善在半导体材料的晶体结构中产生具有最小缺陷的晶体的方法。

半导体集成电路在平面工艺中制造，包括三个关键工艺步骤 — 光刻，沉积(例如化学汽相淀积)，以及蚀刻版画。主要工艺步骤由掺杂和清洗补充。

单晶硅晶片用于大多数应用(对于特殊应用，使用其他半导体，例如砷化镓)。晶片不必完全是硅。光刻法用于标记衬底的不同区域以进行掺杂，或者在其上沉积多晶硅、绝缘体或金属(通常是铝或铜)。掺杂剂是有意引入半导体以调节其电子特性的杂质。掺杂是向半导体材料中添加掺杂剂的过程。

• 集成电路由许多重叠的层组成，每个层由光刻法定义，通常以不同的颜色显示。一些层标记了各种掺杂剂扩散到衬底中的位置(称为扩散层)，一些层定义了附加离子注入的位置(注入层)，一些层定义了导体(掺杂多晶硅或金属层)，一些层定义了导电层之间的连接(过孔或接触层)。所有组件都是由这些层的特定组合构成的。
• 在自对准CMOS 工艺中，在栅极层(多晶硅或金属)穿过扩散层的任何地方都会形成晶体管。
• 电容结构的形式非常类似于传统的电电容器的平行导电板，根据“板”的区域形成，板之间具有绝缘材料。各种尺寸的电容器在集成电路中很常见。
• 不同长度的曲折条纹有时用于形成片上电阻器，尽管大多数逻辑电路不需要任何电阻。电阻结构的长度与宽度之比，结合其薄层电阻率，决定了电阻的大小。
• 更罕见的是，电感结构可以构建为微小的片上线圈，或者由回转器模拟。

因为CMOS器件仅在逻辑状态切换的过程中产生电流，所以CMOS器件比双极结型晶体管器件消耗更少的电流。

随机存取存储器是最常规类型的集成电路；因此，密度最高的设备是存储器；但是即使是微处理器芯片上也有内存。(参见第一幅图像底部的规则阵列结构。^{[哪个／哪些？]})尽管结构错综复杂——宽度已经缩小了几十年——但这些层仍然比器件宽度薄得多。虽然可见光谱中的光波不能用于“曝光”材料，因为它们对于特征尺寸来说太大了。因此，较高频率的光子(通常为紫外线)用于为每一层创建图案。因为每个特征尺寸都很小，电子显微镜是工艺工程师的重要工具，工程师可能正在对制造工艺进行调试。

每个器件在封装之前都要使用自动测试设备(ATE)进行测试，这一过程被称为晶圆测试或晶圆探测。然后将晶片切割成矩形块，每个矩形块称为裸片。然后使用铝(或金)键合线将每个好的裸片到封装中，键合线使用热超声键合^[41]到衬垫，通常在模具边缘附近。热声键合最初是由A. Coucoulas引入的，它提供了与外部世界形成这些重要电气连接的可靠手段。封装后，器件在晶片探测过程中使用的相同或相似ATE上进行最终测试。也可以使用工业CT扫描。测试成本可以占低成本产品制造成本的25%以上，但在低产量、较大或较高成本的设备上可以忽略不计。

截至2016年，一个半导体工厂建设成本可能超过80亿美元。^[42]由于新产品越来越复杂，半导体工厂的成本会随着时间的推移而上升。这被称为岩石定律。如今，最先进的流程采用了以下技术:

• 晶圆直径高达300毫米(比普通的餐盘宽)。
• 截至2016年，拥有先进工艺的公司可以生产14nm的晶体管，例如英特尔，台积电，三星和格罗方德。^[43]
• 铜互连，其中铜布线代替铝用于互连。
• 低介电常数材料 绝缘体。
• 绝缘体上硅 (SOI)。
• IBM公司使用的应变硅技术，被称为直接应变绝缘体上硅(SSDOI)。
• 多闸极电晶体，例如三栅晶体管，2011年由英特尔在22 nm工艺制程中生产。

6.2 封装

最早的集成电路是封装在扁平陶瓷片中的，因为其可靠性和体积小，多年来一直被军方使用。商业电路封装迅速转移到双列直插封装(DIP)，先是陶瓷，后来是塑料。在20世纪80年代，超大规模集成电路的引脚数超过了DIP封装的实际限制，从而产生了引脚网格阵列(PGA)和LCC封装。表面贴装封装出现在20世纪80年代初，并在80年代末开始流行，使用更细的引脚间距，引脚形成鸥翼或J形引脚，如小轮廓集成电路(SOIC)包装——一种载体，其占据的面积比同等的DIP小30-50%，通常薄70%。该封装具有从两个长边突出的“鸥翼”引线，引线间距为0.050 英寸。

在20世纪90年代末，塑料四方扁平包装(PQFP)和薄型小外形封装(TSOP)封装成为最常见的高引脚数器件，尽管PGA封装仍然用于高端微处理器。

球栅阵列(BGA)封装自20世纪70年代就已存在。倒装球栅阵列与其他封装类型相比，封装允许更高的引脚数，这是在20世纪90年代发明的。在FCBGA封装中，裸片被倒置(翻转)安装，并通过类似于印刷电路板的封装基板而不是通过导线连接到封装球。FCBGA封装允许输入输出信号(称为区域I/O)分布在整个芯片上，而不是局限于芯片外围。BGA器件的优点是不需要专用插座，但在器件故障的情况下更难更换。

从2004年开始，英特尔从PGA转型为LGA和BGA，最后一个PGA于2014年发布，用于移动平台。截至2018年AMD在主流桌面处理器上使用PGA封装，^[44]移动处理器上使用BGA封装，^[45]高端台式机和服务器微处理器使用LGA封装。^[46]

离开裸片的电信号必须穿过将裸片电气连接到封装的材料，穿过封装中的导电迹线(路径)，穿过将封装连接到PCB上的导电迹线的引线。与传输到同一芯片不同部分的材料和结构相比，这些电信号必经的路径中使用的材料和结构具有非常不同的电气特性。因此，它们需要特殊的设计技术来确保信号不被破坏，并且比限于芯片本身的信号的电气功率大得多。

当多个裸片被放入一个封装中时，得到封装中的系统，缩写为SiP。多芯片模块(MCM)是通过在通常由陶瓷制成的小衬底上组合多个管芯而产生的。大MCM和小PCB的区别有时很模糊。

封装的集成电路通常足够大，以包含识别信息。四个常见的部分是制造商的名称或徽标、零件号、零件生产批号和序列号，以及一个四位数日期代码，用于标识芯片的制造时间。极小的表面贴装技术部件通常只带有制造商的查找表中用于查找集成电路特性的数字。

制造日期通常表示为两位数的年份，后跟两位数的周代码，因此带有代码8341的零件是在1983年的第41周制造的，或者大约在1983年10月制造的。

通过拍摄集成电路的每一层并根据获得的照片为其生产准备光掩模来复制芯片的可能性是引入保护布图设计的立法的原因。1984年的半导体芯片保护法确立了用于生产集成电路的光掩模的知识产权保护。^[47]

1989年在华盛顿哥伦比亚特区举行了一次外交会议，通过了保护集成电路知识产权的华盛顿公约^[48](《IPIC条约》)。

《集成电路知识产权条约》，又称《华盛顿条约》或《IPIC条约》(1989年5月26日在华盛顿签署)，目前尚未生效，但已部分纳入《TRIPS 协定》。^[49]

许多国家已经通过了保护集成电路布图设计的国家法律，包括日本，^[50] EC ，^[51]英国、澳大利亚和韩国。英国在最初采取版权法完全保护芯片拓扑的立场后，于1988年颁布了《版权、设计和专利法》，约为48，213年。见罗孚集团汽车公司诉阿姆斯特朗专利公司

美国芯片行业对英国版权方法不足的批评总结在进一步的芯片权利发展中。^[52]

澳大利亚通过了1989年的电路布局法独特的芯片保护的形式。韩国通过了半导体集成电路布图设计法。

未来的发展似乎遵循英特尔和AMD多核处理器已经使用的多核多微处理器范例。Rapport和IBM于2006年开始推出256核微处理器 KC256 。就在2011年2月至8月，英特尔推出了一款搭载80个内核的“非商业销售”芯片原型。每个核心都能够独立于其他核心处理自己的任务。这是对使用现有晶体管技术(参见:热设计功率)即将达到的热速极限的响应。这种设计对芯片编程提出了新的挑战。并行语言比如开源软件X10编程语言旨在帮助完成这项任务。^[53]

在简单集成电路的早期，该技术的大规模将每个芯片限制在只有几个晶体管，低集成度意味着设计过程相对简单。以今天的标准来看，制造产量也相当低。随着技术的进步，数百万，然后数十亿^[54]的晶体管可以放置在一个芯片上，良好的设计需要彻底的规划，产生了电子设计自动化，即EDA。

9.1 SSI、MSI和LSI

第一个集成电路只包含几个晶体管。早期包含数十个晶体管的数字电路提供了几个逻辑门，早期的线性集成电路如普莱西 SL201或飞利浦 TAA320只有两个晶体管。从那时起，集成电路中晶体管的数量急剧增加。术语“大规模集成电路”(LSI)首次由IBM 科学家罗尔夫·兰道尔在描述理论概念时使用；^[57]这个术语产生了“小规模集成”、“中等规模集成”、“超大规模集成”和“特大规模集成”等术语。早期的集成电路是SSI。

SSI电路对早期的航空航天项目至关重要，航空航天项目有助于激励技术的发展。民兵导弹和阿波罗计划都需要重量轻的数字计算机作为惯性制导系统。虽然阿波罗制导计算机领导并推动了集成电路技术，^[58]但却是民兵导弹迫使它大规模生产。民兵导弹计划和各种其他美国海军计划在1962年占集成电路市场总额的400万美元，到1968年，美国政府在太空和国防上的支出仍然占3.12亿美元总产量的37%。

美国政府的需求支持了新生的集成电路市场，直到成本下降到足以让集成电路公司进入工业市场，并最终进入消费者市场。每个集成电路的平均价格从1962年的50美元下降到1968年的2.33美元。^[59]在20世纪70年代初，集成电路开始出现在消费品行业中。一个典型的应用是调频电视接收机中的载波间声音处理。

第一批 MOS 芯片是NASA 的小规模集成芯片 卫星^[60]

集成电路发展的下一步是在20世纪60年代末，引入了每个芯片上包含数百个晶体管的器件，称为“中等规模集成”(MSI)。

在1964年，弗兰克·万拉斯演示了一个16位单芯片移位寄存器，他在当时难以置信地将120个晶体管集成在一个芯片上。^[60][61]

MSI设备在经济上很有吸引力，因为虽然它们的生产成本比SSI设备高一点，但它们允许使用更小的电路板来生产更复杂的系统，由于更少的独立组件，组装工作更少，以及许多其他优势。

在相同经济因素的驱动下，进一步的发展导致了20世纪70年代中期的“大规模集成电路”，每个芯片上有数万个晶体管。

用于处理和制造SSI、MSI和早期LSI和VLSI器件(如20世纪70年代早期的微处理器)的掩模大多是手工制造的，通常使用Rubylith 胶带或类似材料。^[62]对于大型或复杂的集成电路(如存储器或处理器)，这通常由专门聘请的负责电路布局的专业人员完成，他们置于一组工程师的监督下，工程师还将与电路设计人员一起检查和验证每个掩模的正确性和完整性。

1K位的RAM、计算器芯片和第一批微处理器等集成电路在20世纪70年代初开始适度生产，晶体管不到4000个。真正的大规模集成电路，接近10，000个晶体管，大约在1974年开始生产，用于计算机主存储器和第二代微处理器。

一些SSI和MSI芯片，如分立晶体管，仍然是大规模生产的，既用于维护旧设备，也用于构建只需要几个栅极的新器件。例如， TTL 芯片的 7400系列已经成为事实上的标准，并仍在生产中。

9.2 超大规模集成电路

从20世纪80年代开始，一直持续到现在，发展过程的最后一步是“超大规模集成”(VLSI )。这种发展始于20世纪80年代早期的几十万个晶体管，截至2016年晶体管数量继续增长，每芯片超过100亿个晶体管。

为了实现这种密度的增加，需要很多方面的发展。制造商转向更小的设计规则和更洁净的工艺室，这样他们可以制造更多晶体管的芯片，并保持足够的产量。过程改进的路径由国际半导体技术发展蓝图(ITRS)所总结，后来被设备和系统的国际路线图(IRDS)接手。EDA改进到足以在合理的时间内完成这些设计。更高能效的CMOS取代了NMOS和MOS管，避免了功耗过高的上升。现代超大规模集成电路器件包含如此多的晶体管、层，互相连络和其他功能，即不再可行的检查掩膜或原始的手工设计。相反，工程师使用EDA执行大多数功能验证工作的工具。^[63]

1986年，第一个一兆位随机存取存储器引入了包含一百万多个晶体管的芯片。微处理器芯片在1989年突破百万晶体管大关，在2005年突破十亿晶体管大关。^[64]这一趋势基本上没有减弱，2007年推出的芯片包含数百亿个存储晶体管。^[65]

9.3 ULSI、WSI、SoC和3D-IC

为了反映复杂性的进一步增长，术语ULSI代表“超大规模集成”,是为超过100万个晶体管的芯片提出的。^[66]

晶圆级集成 (WSI)是一种构建非常大的集成电路的方法，它使用整个硅片来生产单个“超级芯片”。通过大尺寸和减少包装的结合，WSI可以大幅降低一些系统的成本，特别是大规模并行超级计算机。这个名字取自超大规模集成电路这个术语，它是WSI发展时的最新水平。^[67]

片上系统 (SoC或SoC)是一种集成电路，其中计算机或其他系统所需的所有组件都包含在单个芯片上。这种装置的设计可能复杂且昂贵，并且在一块硅片上构造分立元件可能会损害某些方面的效率。然而，这些缺点被较低的制造和组装成本以及大大降低的功率分配所抵消:因为元件之间的信号保持在管芯上，所以所需的功率要小得多(参见)中。^[68]此外，信号源和接收点在芯片上物理上更接近，这减少了布线长度，从而减少了相同芯片上模块之间通信的延迟、传输功率成本和余热。这导致了对所谓的片上网络 (NoC)设备的探索，这些设备将片上系统设计方法应用于数字通信网络，而不是传统的总线架构。

三维集成电路 (3D-IC)具有两层或更多层有源电子元件，它们垂直和水平集成到单个电路中。层间通信使用片内信号，因此功耗比等效的独立电路低得多。明智地使用短的垂直电线可以大大减少总电线长度，从而加快操作速度。^[69]

为了在生产过程中进行识别，大多数硅片的一个角落都有序列号。添加制造商标识也很常见。自从集成电路诞生以来，一些芯片设计者就使用硅表面区域来制作秘密的、不起作用的图像或文字。这些有时被称为芯片艺术、硅艺术、硅涂鸦或硅涂鸦。

• 555计时器
• 741运算放大器
• 7400系列 TTL 逻辑构建模块
• 4000系列，对应7400系列的CMOS版本(另请参见:74HC00系列)
• 英特尔4004 ，世界上第一台微处理器，它引领了著名的 8080 中央处理器，然后是 IBMPC²的 8088 ，80286 ， 486 等。
• MOS科技·6502 和Zilog Z80 微处理器，在20世纪80年代早期的许多家用计算机中使用
• 摩托罗拉6800 系列计算机相关芯片，产生了68000 和88000 系列(用于一些苹果电脑和20世纪80年代康茂德Amiga 系列)
• 模拟集成电路的 LM系列