统计静态时序分析

确定性STA因为以下的优点而很受欢迎：

• 它不需要向量，所以它不会错过路径。
• 运行时间与电路的规模呈线性关系（对于基本算法来说）。
• 结果是保守的。
• 它通常使用一些相当简单的库（通常把延迟和输出斜率是作为输入斜率和输出负载的函数）。
• 很容易扩展到增量操作来用于优化。

STA虽然非常成功，但也有许多局限性：

• 不容易处理模内相关，尤其是在包含空间相关的情况下。
• 需要很多极端条件（边界条件）来处理所有可能的情况。
• 如果有显著的随机变化，为了始终保持保守，它过于悲观，导致了竞品的出现。

• 为解决各种相关问题，如CPPR（去除相同路径上过于悲观的估计）可能会使基本算法比线性时间慢，或者使基本算法变成非增量式的，或是这两种问题都会出现。

SSTA或多或少直接突破了这些限制。首先，SSTA利用敏感性找出延误之间的关联。然后在计算如何添加延迟的统计分布时使用这些关联。

没有技术上的原因说明为什么STA不能像SSTA那样，通过维护每个值对应的一个灵敏度向量，来进行强化使其能够处理相关性和灵敏性。从历史上来看，这对STA来讲似乎是一大负担，然而显然这是SSTA所需要的，所以没有人抱怨。在提出这一代替性方案时，参阅下文中一些对SSTA的批评。

SSTA算法有两大类——基于路径的算法和基于块的算法。

基于路径的算法对特定路径上的门延迟和线延迟进行求和。^[1]统计计算很简单，但是在运行分析之前必须确定感兴趣的路径。其他一些路径可能是相关的，但没有被分析，因此路径选择很重要。

基于块的算法为每个节点生成到达时间（和所需时间），^[2]从时间控制元素向前（和向后）进行工作。其优点是具备完整性，并且不需要选择路径。其最大的问题是进行一个统计的最大（或最小）操作也需要考虑相关性，这是一个困难的技术问题。

现在SSTA的单元表征工具已经能够实现，如Altos Design Automation的Variety工具。

许多批评都是针对SSTA的：

• 它太复杂了，尤其是对于真实（非高斯）分布。
• 很难与优化流程或算法相结合。
• 很难得到算法需要的数据。即使你能得到这些数据，它也可能是时变的，因此不可靠。
• 当工厂的客户认真使用它时，如果他们改变了过程的统计特性， SSTA会限制了工厂可能做出的改变。
• 同样考虑灵敏度和相关性的增强型确定性STA相比，这种优势相对较小。^[3]

FPGAs

• l Altera Quartus II
• l Xilinx ISE

ASICs

• l Synopsys Primetime
• l Cadence Encounter Timing System
• IBM EinsTimer